二进制全加器是一种组合逻辑电路，用于实现两个二进制数位及低位进位信号的三者相加，输出本位结果和向高位传递的进位信号。具体如下：
输入构成 
- 两个二进制数位：
分别对应待加的两个二进制数的当前位（如A和B）。 - 低位进位信号：来自前一位的进位（如Cᵢ⁻¹）。
输出结果 - 本位和（Sᵢ）：
当前位相加的结果（0或1）。 - 高位进位（Cᵢ）：向更高位传递的进位信号（0或1）。
工作原理
- 通过逻辑门（如与门、或门）实现：
- 本位和Sᵢ = Aᵢ ∧ Bᵢ ∨ （Aᵢ ∨ Bᵢ） ∧ Cᵢ⁻¹（即Aᵢ与Bᵢ的与运算，或运算结果与低位进位信号的与运算）。 - 高位进位Cᵢ = Aᵢ ∨ Bᵢ ∨ Cᵢ⁻¹（即Aᵢ、Bᵢ与低位进位信号的或运算）。
与半加器的区别
- 半加器仅考虑两个输入数的当前位相加，不考虑低位进位；全加器则同时处理低位进位和向高位的进位传递。
应用场景
- 用于构建多位二进制加法器（如加法器级联），实现逐位相加并处理进位。