1位二进制全加器是一种数字逻辑电路，用于实现两个二进制位及来自低位的进位相加，产生本位和及向高位的进位。其核心功能是完成二进制数的逐位加法运算，是构成多位加法器的基础元件。
一、基本组成与端口
输入端口：
$A_i$：被加数位
$B_i$：加数位
$C_{i-1}$：来自低位的进位信号
输出端口：
$S_i$：本位和（当前位的加法结果）
$C_i$：向高位的进位信号
二、真值表与逻辑表达式
| 输入 | $A_i$ | $B_i$ | $C_{i-1}$ | $S_i$ | $C_i$ |
|------|---------|---------|--------------|---------|---------|
| 0| 0 | 0 | 0| 0 | 0 |
| 0| 0 | 0 | 1| 0 | 1 |
| 0| 0 | 1 | 0| 1 | 0 |
| 0| 0 | 1 | 1| 0 | 1 |
| 1| 0 | 0 | 0| 0 | 0 |
| 1| 0 | 0 | 1| 0 | 1 |
| 1| 0 | 1 | 0| 1 | 0 |
| 1| 0 | 1 | 1| 0 | 1 |
| 1| 1 | 0 | 0| 1 | 0 |
| 1| 1 | 0 | 1| 0 | 1 |
| 1| 1 | 1 | 0| 0 | 0 |
| 1| 1 | 1 | 1| 0 | 1 |
逻辑表达式：
本位和 $S_i = A_i oplus B_i oplus C_{i-1}$
进位 $C_i = （A_i land B_i） lor （（A_i lor B_i） land C_{i-1}）$
三、功能与作用
基本功能：
- 处理两个二进制位相加，同时考虑低位进位，输出当前位的和及下一位的进位。
组合结构：
- 多个1位全加器通过级联可构成多位全加器，实现多位二进制数的加法运算。
四、应用场景
计算机体系结构：作为算术逻辑单元（ALU）的基础组件，用于实现整数运算。
数字信号处理：在数据传输和存储系统中处理二进制数据的累加操作。
通过以上分析可知，1位二进制全加器是数字电路中实现逐位加法的核心元件，其设计原理和逻辑表达式为后续多位加法器及复杂运算奠定了基础。