在Verilog中，二进制表示方法主要有以下两种形式：
前缀表示法 
使用二进制前缀`b`或`B`，后跟4位二进制数。例如：
```verilog
reg [3:0] b = 4'b1010; // 二进制1010，等价于十进制10
```
位宽与进制组合表示法
在位宽前加`4`，后跟进制前缀`b`，再写二进制数。例如：
```verilog
reg [4:0] b = 4'b1010; // 二进制1010，等价于十进制10
```
补充说明： 位宽默认为32位，若需指定位数，需在位宽前加数字（如`3'b`表示3位）。- 二进制数仅支持0和1，且位数需为4的倍数（如`4'b`、`8'b`等）。 示例对比
十进制10：`4'd10`、`10'd10`
二进制1010：`4'b1010`、`4'ha`（十六进制）。